



Practitioner's Docket No. 1406/181

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Christoph Braun

Application No.: 10/763,533

Group No.: To Be Assigned

Filed: January 23, 2004

Examiner: To Be Assigned

For: DEVICE AND METHOD FOR DIGITAL PULSE WIDTH MODULATION

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

TRANSMITTAL OF CERTIFIED COPY

Attached please find the certified copy of the foreign application from which priority is claimed for this case:

Country: DE

Application Number: 10303919.8

Filing Date: 01/31/2003

Date:

5-6-04

Richard E. Jenkins
Registration No. 28,428
Customer No. 25297

CERTIFICATE OF MAILING (37 C.F.R. § 1.8(a))

I hereby certify that this paper (along with any paper referred to as being attached or enclosed) is being deposited with the United States Postal Service on the date shown below with sufficient postage as first class mail in an envelope addressed to the Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Date:

5-6-04

Gayle W. Chaney

WARNING: "Facsimile transmissions are not permitted and if submitted will not be accorded a date of receipt" for "(4) Drawings submitted under §§ 1.81, 1.83 through 1.85, 1.152, 1.165, 1.174, 1.437" 37 C.F.R. § 1.6(d)(4).

BUNDESREPUBLIK DEUTSCHLAND



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen: 103 03 919.8

Anmeldetag: 31. Januar 2003

Anmelder/Inhaber: Infineon Technologies AG, 81669 München/DE

Bezeichnung: Vorrichtung und Verfahren zur digitalen Pulsweiten-Modulation

IPC: H 04 K 7/08

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 10. März 2004
Deutsches Patent- und Markenamt
Der Präsident

Im Auftrag

Wailner

5 Beschreibung

Vorrichtung und Verfahren zur digitalen Pulsweiten-Modulation

10 Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren zur digitalen Pulsweiten-Modulation, insbesondere eine Vorrichtung und ein Verfahren zur digitalen Pulsweiten-Modulation von Audio- und Videosignalen.

15 Digitale Pulsweiten-Modulatoren (PWM) finden nicht nur in der Unterhaltungselektronik ein breites Anwendungsgebiet. Bisherige digitale Pulsweiten-Modulatoren erfordern eine hohe zeitliche Auflösung der Pulsweiten, welche z.B. im Audiobereich von 0 bis 20 kHz eine Taktfrequenz um etwa 100 MHz notwendig macht. Gemäß Erick Bresch, Wayne T. Padgett,
20 „TMS320C67-Based Design of a Digital Audio Power Amplifier Introducing novel Feedback Strategy“ entstehen bei einer hohen Aussteuerung in einem digitalen PWM relativ starke nicht lineare Verzerrungen.

25 Beim Einsatz der Sigma-Delta-Modulation (SDM) benötigt man zwar nur eine geringe Taktfrequenz von beispielsweise 2 bis 4 MHz für ein Audiosignal, jedoch ist das Ausgangssignal dann eher ein Pulsdichte-moduliertes Signal, welches beispielsweise für eine Class-D-Verstärkung aufgrund der signalabhängigen Pulsdichte ungeeignet ist, da dies bei nicht idealen Impulsen zu nicht linearen Verzerrungen führt. Vor allem ist gemäß A.J. Magrath, M.B. Sandler, „Power digital to analogue conversion ...“, Electronic Letters, Ausgabe 31, Nr. 4, 1995,
35 keine konstante Pulsfrequenz bei der Sigma-Delta-Modulation gewährleistet.

Class-D-Verstärker weisen im Vergleich zu A, AB-Verstärkern eine viel geringere Verlustleistung auf und werden typischerweise mit PWM-Signalen angesteuert. Bekannt ist, dass digitale
40 Pulsweiten-Modulatoren eine hohe zeitliche Auflösung des PWM-Signals bedingen, um Verzerrungen, welche durch die zeit-

5 liche Quantisierung entstehen, zu minimieren. Bis dato wird
ein digitales Eingangssignal mit Hilfe eines Multibit-Sigma-
Delta-Modulators in der Amplitudenauflösung mit beispielswei-
se 8 Bit für eine Dynamik größer als 80 dB reduziert und dann
das quantisierte Signal mit geringer Auflösung einem Pulswei-
10 ten-Modulator zugeführt. Zum einen erfordert dies aufgrund
der relativ hohen zeitlichen Auflösung der Pulsweiten-Signale
(8 Bit entsprechen 256 verschiedenen Pulsweiten) wie bereits
erwähnt eine hohe Taktfrequenz von mehr als 100 MHz, und an-
dererseits ist das derart erzeugte Pulsweiten-modulierte Sig-
15 nal nicht frei von nicht linearen Verzerrungen, da in der Re-
gelschleife nicht das PWM-Signal, sondern das Amplituden-
quantisierte Signal rückgekoppelt wird, wobei beide Signale
im Basisband, d.h. im Audibereich beispielsweise 0 bis 20
KHz nicht vollkommen identisch sind. Deshalb wird das Quanti-
20 sierungsrauschen durch die Regelschleife im Sigma-Delta-
Modulator nicht optimal für das PWM-Signal unterdrückt.

Ein bekanntes Verfahren zur digitalen PWM erfordert neben ei-
nem hohen schaltungstechnischen Aufwand gemäß Jorge Varona,
25 ECE University of Toronto, „Power Digital to Analog Conversi-
on Using Sigma Delta and Pulse Width Modulations“ ebenfalls
eine hohe Arbeitstaktfrequenz. In Fig. 6 ist eine typische
Konfiguration für einen digitalen Pulsweiten-Modulator darge-
stellt. Zur Linearisierung des PWM-Signals 15' wird das digi-
30 tale Eingangssignal 1 in einem Interpolationsfilter 10 extrem
hochinterpoliert und daraufhin mittels eines Noiseshapers 23,
d.h. einem Rauschformer im Sigma-Delta-Modulator, in der Amp-
litudenauflösung begrenzt. Da der Noiseshaper 23 jedoch nicht
das quantisierte PWM-Signal 15' verarbeitet, sondern nur das
35 quantisierte Amplitudensignal vor der Pulsweiten-Modulation
in einem Pulsweiten-Modulator 24, kann das tatsächlich Quan-
tisierungsrauschen und die Nicht-Linearitäten des zeitlich
quantisierten PWM-Signals 15' nur sub-optimal unterdrückt
werden. Das digitale PWM-Signal 15' wird nachfolgend typi-
40 scherweise in einem Post-Filter 16, vorzugsweise nach der

- 5 Verstärkung des Signals in einer Verstärkereinrichtung (nicht dargestellt) gefiltert.

Es ist deshalb Aufgabe der vorliegenden Erfindung eine Vorrichtung und ein Verfahren zur digitalen Pulsweiten-

- 10 Modulation bereitzustellen, wodurch eine hohe Linearität und geringe Verlustleistung in einer Verstärkereinrichtung bei großer Eingangssignalbandbreite neben einer Herabsetzung des Schaltungsaufwands ermöglicht wird.

- 15 Erfindungsgemäß wird diese Aufgabe durch die in Anspruch 1 und Anspruch 11 angegebene Vorrichtung zur digitalen Pulsweiten-Modulation und durch das Verfahren zur digitalen Pulsweiten-Modulation nach Anspruch 12 gelöst.

- 20 Die der vorliegenden Erfindung zugrunde liegende Idee besteht im wesentlichen darin, das Pulsweiten-modulierte Signal als Rückkoppelungssignal in einer digitalen Regelschleife zu nutzen und dadurch zu linearisieren. Somit wird ein modifizierter Sigma-Delta-Modulator mit Multibit-Quantisierung bereit-
- 25 gestellt, wobei den jeweiligen Quantisierungsstufen entsprechende Pulsweiten zugeordnet werden und diese dann als Rückkoppelsignal in der Regelschleife dienen.

- In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, dass eine Vorrichtung zur digitalen Pulsweiten-Modulation bereitgestellt wird mit:
- (a) einer Filtereinrichtung zum Filtern eines Filtereingangssignals; (b) einer Quantisiereinrichtung zum Quantisieren eines Filterausgangssignals der Filtereinrichtung; (c) einer
- 35 PWM-Mapper-Einrichtung zum Erzeugen eines digitalen PWM-Signals aus einem Ausgangssignal der Quantisiereinrichtung; und (d) einer Rückführschleife zum Rückkoppeln des digitalen PWM-Signals auf ein Schleifeneingangssignal zum Erzeugen des Filtereingangssignals durch Subtraktion.

5 Auf diese Weise wird selbst bei einer geringen zeitlichen
Auflösung des PWM-Signals für ein Audiosignal, beispielsweise
eine Pulsfrequenz von 350 KHz bei acht verschiedenen Pulswei-
ten (3 Bit), eine hohe Linearität und damit so gut wie keine
10 Verzerrungen ermöglicht. Überdies wird eine konstante Puls-
frequenz garantiert, so dass keine nicht linearen Verzerrun-
gen bei asymmetrischen Impulsen auftreten. Die vorliegende
Erfindung ist aus diesem Grunde insbesondere zur Erzeugung
eines PWM-Signals für Class-D-Verstärker geeignet und resul-
tiert des weiteren aufgrund der relativ niedrigen Pulsfre-
15 quenz in extrem kleinen Verlustleistungen in einer nachfol-
genden Verstärkereinrichtung bzw. Schalterendstufe. Gemäß der
vorliegenden Erfindung wird das digitale PWM-Signal im Gegen-
satz zum Stand der Technik in einem modifizierten Noise-
Shaper direkt verarbeitet, was zu einer hohen Linearität des
20 digitalen PWM-Signals führt und prinzipiell keine Interpolat-
tion des digitalen Eingangssignals erforderlich macht.

In den Unteransprüchen finden sich vorteilhafte Weiterbildun-
gen und Verbesserungen des jeweiligen Erfindungsgegenstandes.

25 Gemäß einer bevorzugten Weiterbildung ist an der Filterein-
richtung eine andere Abtastrate vorgesehen, als die Abtastra-
te der Quantisiereinrichtung.

30 Gemäß einer weiteren bevorzugten Weiterbildung entspricht ei-
ne Pulsfrequenz des PWM-Signals der Abtastfrequenz der Quan-
tisiereinrichtung und ist um den Faktor 2^N kleiner als die
Abtastfrequenz der Filtereinrichtung, wobei N der Anzahl der
Bits der Quantisiereinrichtung entspricht.

35 Gemäß einer weiteren bevorzugten Weiterbildung weist das PWM-
Signal eine konstante Pulsfrequenz auf.

40 Gemäß einer bevorzugten weiteren Weiterbildung sind in der
PWM-Mapper-Einrichtung Amplitudenwerte des Ausgangssignals

- 5 der Quantisiereinrichtung in Pulsweiten des PWM-Signals umwandelbar.

Gemäß einer weiteren bevorzugten Weiterbildung sind zwei zumindest ähnliche Rückführungsschleifen vorgesehen, welche
10 ausgangsseitig über eine Last miteinander verbunden sind, wobei an beiden Schleifen zueinander inverse Schleifeneingangssignale zum Erzeugen eines differentiellen PWM-Signals an der Last bereitgestellt sind.

- 15 Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

Es zeigen:

20

Fig. 1 ein schematisches Blockschaltbild einer digitalen PWM-Vorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;

25

Fig. 2 ein schematisches Blockschaltbild einer digitalen PWM-Vorrichtung zur Erläuterung einer zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 3 ein schematisches Blockschaltbild einer digitalen PWM-Vorrichtung zur Erläuterung einer dritten Ausführungsform der vorliegenden Erfindung;

35

Fig. 4 ein schematisches Blockschaltbild einer Filtereinrichtung zur Erläuterung eines Details einer Ausführungsform der vorliegenden Erfindung;

Fig. 5 ein schematisches Blockschaltbild zur Erläuterung eines Details gemäß Fig. 4; und

40

Fig. 6 ein schematisches Blockschaltbild einer bekannten digitalen PWM-Vorrichtung.

5

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.

10

15

20

25

35

40

In Fig. 1 ist eine digitale PWM-Vorrichtung dargestellt, in welcher ein digitales Eingangssignal 1 vorzugsweise in einer Interpolationseinrichtung 10, wie beispielsweise einem Interpolationsfilter, in ein digitales Schleifeneingangssignal 10' verarbeitet wird. Auf eine Summationsstelle + folgend wird ein Filtereingangssignal 10'' einer Filtereinrichtung 11 beispielsweise einem Schleifenfilter zugeführt. Die Filtereinrichtung 11 wird mit einer Filterabtastrate 12 betrieben und gibt ein Filterausgangssignal 11' aus, welches einer Quantisiereinrichtung 13 zugeführt wird. Ein modifizierter Sigma-Delta-Modulator setzt sich aus der Filtereinrichtung 11 und der Quantisiereinrichtung 13 zusammen, wobei in der Quantisiereinrichtung 13 das digitale Signal 11' am Ausgang des Schleifenfilters 11 in der Amplitude quantisiert wird. Die Quantisiereinrichtung 13 wird mit einer eigenständigen Quantisiererabtastrate 14 betrieben.

Ein Ausgangssignal 13' der Quantisiereinrichtung 13 wird anschließend durch eine PWM-Mapper-Einrichtung 15 in ein digitales PWM-Signal 15' mit der zeitlichen Auflösung umgewandelt, welche sich aus der Amplitudenquantisierung durch die Quantisiereinrichtung 13 ergibt. Das derart generierte PWM-Signal 15' wird daraufhin in der Regelschleife 17 rückgekoppelt und von dem Schleifeneingangssignal 10' an der Summationsstelle + abgezogen, so dass das Filtereingangssignal 10'' darauf erzeugt wird. Eine Post-Filter-Einrichtung 16 filtert vorzugsweise das digitale PWM-Signal 15', wobei die Post-Filter-Einrichtung 16 vorzugsweise einer Verstärkereinrichtung (nicht dargestellt) nachgelagert ist. Die optionale Interpolationseinrichtung 10 gemäß Fig. 1 dient lediglich der Vereinfachung des Post-Filters 16 nach der PWM, da ohne Interpolation weitere Frequenzspektren dicht aneinander liegen.

5 Da in der PWM-Mapper-Einrichtung 15 die verschiedenen Amplitudenwerte des Ausgangssignals 13' der Quantisiereinrichtung 13 in verschiedene Pulsweiten umgesetzt werden, arbeitet die Filtereinrichtung 11 mit einer anderen Abtastrate 12 als die Quantisiereinrichtung 13. Das Verhältnis aus der Abtastrate 10 12 der Filtereinrichtung 11 und der Abtastrate 14 der Quantisiereinrichtung 13 ergibt sich aus der Auflösung des PWM-Signals 15' zu $2^N = \text{Abtastrate } 12 / \text{Abtastrate } 14$, wobei N der Anzahl der Bits der Quantisiereinrichtung 13 bzw. 2^N der Anzahl der möglichen Impulsweiten entspricht. Aus der Abtastrate 15 14 der Quantisiereinrichtung 13 ergibt sich die konstante Pulsfrequenz des PWM-Signals 15', welche um den Faktor 2^N gegenüber der Abtastrate 12 der Filtereinrichtung 11 herabgesetzt ist.

20 Fig. 2 zeigt eine erweiterte Konfiguration im Vergleich zu Fig. 1. In Fig. 2 ist die Realisierung des digitalen Pulsweiten-Modulators gemäß Fig. 1 in differentieller Ausführung verdeutlicht. Im wesentlichen folgert die differentielle Ausführungsform der digitalen PWM aus zwei ähnlichen Single- 25 Ended-Ausführungsformen gemäß Fig. 1, wobei die Eingangssignale 1, -1, bzw. die Schleifeneingangssignale 10', -10', jeweils invertiert zueinander sind. Beide Single-Ended-Stränge sind nach der Post-Filter-Einrichtung 16 über eine Last 18 miteinander verbunden.

In Fig. 3 ist eine weitere Ausführungsform zur digitalen Pulsweiten-Modulation gemäß der vorliegenden Erfindung dargestellt. Ein digitales Eingangssignal 1 wird ebenfalls optional einer Interpolationseinrichtung 10, vorzugsweise einem 35 Interpolationsfilter, zugeführt und ein Schleifeneingangssignal 10' gebildet. Auf eine Summationsstelle + folgend ist ein Schleifensignal 21' vorgesehen, welches an eine Quantisiereinrichtung 13 angelegt wird. Die Quantisiereinrichtung 13 wird mit einer Abtastrate 14 betrieben und gibt ein quantisiertes Ausgangssignal 13' an eine PWM-Mapper-Einrichtung 15 40 weiter.

5

Ein in der PWM-Mapper-Einrichtung 15 gemäß Fig. 1 generiertes digitales PWM-Signal 15' wird zum einen an eine Post-Filter-Einrichtung 16 abgegeben und andererseits in einer Rückführschleife 22 von dem Schleifensignal 21' an einer weiteren

10 Summationsstelle + subtrahiert, woraus ein Filtereingangssignal 10'' resultiert, das in einer Filtereinrichtung 19, die mit einer Filterabtastrate 12 betrieben wird, einer Filterung unterzogen wird. Ein Filterausgangssignal 11' der Filtereinrichtung 19 wird auf das Schleifeneingangssignal 10' zum Er-

15 zeugen des Schleifensignals 21' einer weiteren Schleife 21 addiert. Gemäß Fig. 3 ist eine Realisierung der Regelschleife mit einer „Error-Feedback“-Struktur ähnlich wie bei Sigma-Delta-Modulatoren verdeutlicht, wobei die Filtereinrichtung 19 an diese Struktur angepasst ist.

20

Fig. 4 zeigt eine anwendungsbezogene Implementierung einer Filtereinrichtung 11, 4. Ordnung, welche vier Integratoren I1, I2, I3 und I4 aufweist. Das Filtereingangssignal 10'' wird mit Koeffizienten a_0 , a_1 , a_2 , a_3 multipliziert und gemäß

25 Fig. 4 über die entsprechenden Integratoren I1 bis I4 sowie über zusätzliche Faktoren α , β zur Erzeugung des Filterausgangssignals 11' geführt. Daran schließt sich die Quantisierereinrichtung 13 und das entsprechende Quantisiererausgangssignal 13' an. Das Schleifenfilter gemäß Fig. 4 ist mit einer Quantisiererauflösung von vorzugsweise 4 Bits versehen, wobei es für einen Oversampling-Faktor von 100 optimiert ist. Als

Beispiel ergibt sich somit im Audio-Bereich bei einer Filterabtastrate 12 von 8 MHz und bei 4 Bit, welche 16 verschiedenen Pulsweiten entspricht, eine Auflösung des PWM-Signals 15'

35 von 80 dB SNR + THD Single-Ended gemäß Fig. 1 und von 93 dB SNR + THD bei differentieller Anordnung gemäß Fig. 2, wobei die Pulsfrequenz $8 \text{ MHz}/2^N = 500 \text{ KHz}$ beträgt.

40

Zur Stabilisierung bei Übersteuerung der Filtereinrichtung 11 können die Werte in den Integrierern gemäß Fig. 5 mit einer Begrenzungseinrichtung 20 begrenzt werden. Darüber hinaus

- 5 kann zu Beginn der PWM durch eine kurze Null-Folge am Eingang der Regelschleife 17, 17', 21, 22 ein Reset durchgeführt werden.

- 10 Obwohl die vorliegende Erfindung vorstehend anhand mehrerer Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.

- 15 So kann beispielsweise bei dynamisch verzerrten Impulsen des PWM-Signals aufgrund der geringen Anzahl der Pulsweiten mit Hilfe einer Look-up-Tabelle ein Korrekturwert in die Regelschleife eingeführt werden, wodurch auch bei extrem von der Impulsweite abhängigen Verzerrungen in einer Verstärkereinrichtung (nicht dargestellt) ein lineares Frequenzspektrum des digitalen Pulsweiten-Modulators erzielbar ist. Abgesehen
20 davon ist eine Filtereinrichtung 4. Ordnung bzw. 4 respektive 3 Bits der Filter- und/oder auch der Quantisiereinrichtung beispielhaft zu sehen. Gemäß der vorliegenden Erfindung ist darüber hinaus eine Bandpass-PWM einfach zu realisieren.

5 Patentansprüche

1. Vorrichtung zur digitalen Pulsweitenmodulation mit:

10 (a) einer Filtereinrichtung (11) zum Filtern eines Filtereingangssignals (10'');

(b) einer Quantisiereinrichtung (13) zum Quantisieren eines Filterausgangssignals (11') der Filtereinrichtung (11);

15 (c) einer PWM-Mapper-Einrichtung (15) zum Erzeugen eines digitalen PWM-Signals (15') aus einem Ausgangssignal (13') der Quantisiereinrichtung (13); und

20 (d) einer Rückführschleife (17) zum Rückkoppeln des digitalen PWM-Signals (15') auf ein Schleifeneingangssignal (10') und zum Erzeugen des Filtereingangssignals (10'') durch Subtraktion.

2. Vorrichtung nach Anspruch 1,

25 d a d u r c h g e k e n n z e i c h n e t ,
dass eine Interpolationseinrichtung (10), insbesondere ein Interpolationsfilter, zum Erzeugen des Schleifeneingangssignals (10') aus einem Eingangssignal (1) vorgesehen ist.

3. Vorrichtung nach Anspruch 1 oder 2,

d a d u r c h g e k e n n z e i c h n e t ,
dass eine Postfiltereinrichtung (16) zum Filtern des PWM-Signals (15') vorgesehen ist.

35 4. Vorrichtung nach einem der vorangehenden Ansprüche,

d a d u r c h g e k e n n z e i c h n e t ,
dass an der Filtereinrichtung (11) eine andere Abtastrate (12) vorgesehen ist als die Abtastrate (14) der Quantisiereinrichtung (13).

5 5. Vorrichtung nach einem der vorangehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
dass eine Pulsfrequenz des PWM-Signals (15') der Abtastfre-
quenz (14) der Quantisiereinrichtung (13) entspricht und um
10 den Faktor 2^N kleiner ist als die Abtastfrequenz (12) der
Filtereinrichtung (11), wobei N der Anzahl der Bits der Quan-
tisiereinrichtung (13) entspricht.

6. Vorrichtung nach einem der vorangehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
15 dass das PWM-Signal (15') eine konstante Pulsfrequenz auf-
weist.

7. Vorrichtung nach einem der vorangehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
20 dass in der PWM-Mapper-Einrichtung (15) Amplitudenwerte des
Ausgangssignals (13') der Quantisiereinrichtung (13) in Puls-
weiten des PWM-Signals (15') umwandelbar sind.

8. Vorrichtung nach einem der vorangehenden Ansprüche,
25 d a d u r c h g e k e n n z e i c h n e t ,
dass zwei zumindest ähnliche Rückführungsschleifen (17, 17',
11, 13, 15) vorgesehen sind, welche ausgangsseitig über eine
Last (18) miteinander verbunden sind, wobei an beiden Schlei-
fen (17, 17', 11, 13, 15) zueinander inverse Schleifenein-
gangssignale (10', -10') zum Erzeugen eines differentiellen
PWM-Signals an der Last (18) bereitgestellt sind.

9. Vorrichtung nach einem der vorangehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
35 dass als Filtereinrichtung (11) ein Schleifenfilter 4. Ord-
nung mit einer Auflösung der Quantisiereinrichtung (13) von 4
Bit vorgesehen ist.

10. Vorrichtung nach einem der vorangehenden Ansprüche,
40 d a d u r c h g e k e n n z e i c h n e t ,

- 5 dass in der Filtereinrichtung (11) zur Stabilisierung bei
Übersteuerung Begrenzungseinrichtungen (20) zur Begrenzung
von Ausgangswerten von Integratoren (I) bereitgestellt sind.

11. Vorrichtung zur digitalen Pulsweitenmodulation mit:

10

(a) einer Filtereinrichtung (19) zum Filtern eines Filterein-
gangssignals (10'') in einer ersten Rückführungsschleife
(21);

15

(b) einer Quantisiereinrichtung (13) zum Quantisieren eines
Schleifensignals (21'); und



(c) einer PWM-Mapper-Einrichtung (15) zum Erzeugen eines di-
gitalen PWM-Signals (15') aus einem Ausgangssignal (13')
20 der Quantisiereinrichtung (13); und

20

(d) einer zweiten Rückführungsschleife (22) zum Rückkoppeln
des digitalen PWM-Signals (15') auf ein Schleifensignal
(21') unter Erzeugung des Filtereingangssignals (10'')
25 durch Subtraktion,

25

wobei das Schleifensignal (21') aus einem Schleifenein-
gangssignal (10') und einem Filterausgangssignal (11')
durch Addition generierbar ist.



12. Verfahren zur digitalen Pulsweitenmodulation mit den
Schritten:


35

(a) Filtern eines Filtereingangssignals (10'') in einer Fil-
tereinrichtung (11);

(b) Quantisieren eines Filterausgangssignals (11') der Fil-
tereinrichtung (11) in einer Quantisiereinrichtung (13);

- 5 (c) Erzeugen eines digitalen PWM-Signals (15') aus dem Ausgangssignal (13') der Quantisiereinrichtung (13) in einer PWM-Mapper-Einrichtung (15); und
- 10 (d) Rückkoppeln des digitalen PWM-Signals (15') auf ein Schleifeneingangssignal (10') und Erzeugen des Filtereingangssignals (10'') in einer Rückführschleife (17).
13. Verfahren nach Anspruch 12,
d a d u r c h g e k e n n z e i c h n e t ,
15 dass eine Bandpass Pulsweiten-Modulation ausführt wird.

FIG 1



5 Zusammenfassung

Die vorliegende Erfindung stellt eine Vorrichtung zur digitalen Pulsweitenmodulation bereit, mit: (a) einer Filtereinrichtung (11) zum Filtern eines Filtereingangssignals (10'');
10 (b) einer Quantisiereinrichtung (13) zum Quantisieren eines Filterausgangssignals (11') der Filtereinrichtung (11); (c) einer PWM-Mapper-Einrichtung (15) zum Erzeugen eines digitalen PWM-Signals (15') aus einem Ausgangssignal (13') der Quantisiereinrichtung (13); und (d) einer Rückführschleife
15 (17) zum Rückkoppeln des digitalen PWM-Signals (15') auf ein Schleifeneingangssignal (10') und zum Erzeugen des Filtereingangssignals (10'') durch Subtraktion. Die vorliegende Erfindung stellt ebenfalls ein Verfahren zur digitalen PWM bereit.

20

Fig. 1

FIG 1




FIG 2




FIG 3




FIG 4




FIG 5




FIG 6

